


سیستم وریلاگ برای توصیف سخت افزار (طراحی مدار دیجیتال و روش‌های راستی آزمایی و آزمون)

تالیف: وایبهاو تاراته

ترجمه: علی منصور



به نام خداوند مهربانی‌ها

سیستم وریلاگ برای توصیف سخت افزار

(طراحی مدار دیجیتال و روش‌های راستی آزمایی و آزمون)

تالیف:

وایبهاو تاراته

ترجمه:

علی منصور



انتشارات موجک (ناشر دانشگاهی)



سرشناسه: تاراته، وایبهاو – Taraate, Vaibbhav

عنوان و نام پدیدآور: سیستم وریلاگ برای توصیف سخت افزار (طراحی مدار دیجیتال و روش های راستی آزمایی و آزمون)/ تالیف وایبهاو تاراته؛ ترجمه علی منصور.

مشخصات نشر: تهران: انتشارات موجک، ۱۴۰۱.

مشخصات ظاهری: ۳۲۴ ص.: جدول، نمودار.

شابک: ۲-۵۲۵-۹۹۴-۶۰۰-۹۷۸-۲۵۲۰۰۰۰ ریال

وضعیت فهرست نویسی: فیبا

یادداشت: عنوان اصلی:

SystemVerilog for hardware description : RTL design and verification,2020.

موضوع: سیستم وریلاگ (زبان توصیف سخت افزار)

موضوع: SystemVerilog (Computer hardware description language)


شناسه افزوده: منصور، علی، ۱۳۵۳-، مترجم

رده بندی کنگره: TK ۷۸۸۵/۷

رده بندی دیویی: ۶۲۱/۳۹۲

شماره کتابشناسی ملی: ۸۹۵۷۷۶۳

انتشارات موجک (ناشر دانشگاهی)



واتساپ: ۰۹۳۶۳۰۳۱۲۵۸ کانال: telegram.me/mojak1

تلفن مرکز پخش: ۰۲۶۳۲۷۰۵۳۱۸ - ۰۲۶۳۲۷۰۲۶۵۹ - ۰۲۱۶۶۱۲۷۵۹۳ - ۰۲۱۶۶۴۲۹۷۳۳

ایمیل: mojakpublication@yahoo.com

سایت: www.mojak.ir اینستاگرام: mojakpublication

عنوان: سیستم وریلاگ برای توصیف سخت افزار (طراحی مدار دیجیتال و روش های راستی آزمایی و آزمون)

تالیف: وایبهاو تاراته

ترجمه: علی منصور

مشخصات ظاهری: ۳۲۴ صفحه، قطع وزیری

چاپ اول: تابستان ۱۴۰۱، تیراژ: ۵۰۰ جلد

قیمت: ۲۵۲۰۰۰۰ ریال، شابک: ۲-۵۲۵-۹۹۴-۶۰۰-۹۷۸

کلیه حقوق مادی و معنوی این اثر برای انتشارات موجک محفوظ است. هیچ شخص حقیقی و حقوقی حق چاپ و تکثیر این اثر را به هر شکل و صورت اعم از فتوکپی، چاپ کتاب و ... را ندارد. متخلفین به موجب بند ۵ ماده قانون حمایت از ناشرین تحت پیگرد قانونی قرار می گیرند.

تشکر و قدردانی

پس از به جای آوردن سپاس به درگاه احدیت، لازم می‌دانم مراتب قدردانی خود را نسبت به راهنمایی‌های ارزنده‌ی جناب آقای دکتر علی خیاطی در برگزیدن کتاب حاضر ابراز نمایم. از جناب آقای مهندس علی کریمیان به جهت کمک‌های وصف ناپذیرشان در پیشبرد ترجمه‌ی این کتاب تشکر می‌نمایم.

تقدیم به

مادر مهربان و فرزانه‌ام

که سخن را حرف به حرف و واژه به واژه،

بسان آواهای دلپذیر ترانه‌ای روح‌نواز به من آموخت.

فهرست مطالب

صفحه

عنوان

۱۹	مقدمه
۲۳	فصل اول: معرفی سیستم وریلاگ
۲۳	۱-۱ مقدمه
۲۳	۲-۱ روند طراحی ASIC
۲۶	۳-۱ راستی آزمایی ASIC
۲۶	۱-۳-۱ استراتژی‌های راستی آزمایی SOC
۲۹	۴-۱ سازه‌های VERILOG
۲۹	۱-۴-۱ دستورهای انتساب همروند
۳۰	۲-۴-۱ بلوک رویه‌ای
۳۳	۵-۱ مقدمه‌ای بر SYSTEM VERILOG
۳۵	۶-۱ SYSTEM VERILOG برای توصیف سخت افزار و راستی آزمایی
۳۵	۷-۱ خلاصه و بحث‌های آینده
۳۷	فصل دوم: مقادیر لیترال SYSTEM VERILOG و انواع داده
۳۷	۱-۲ مقدمه
۳۷	۲-۲ گیت‌های از پیش تعریف شده
۳۹	۳-۲ مدل سازی ساختاری
۴۱	۴-۲ ثابت‌های چندبیتی و الحاق
۴۲	۵-۲ لیترال‌ها

۴۲ اعداد صحیح و منطقی
۴۲ لیترال‌های real
۴۲ لیترال زمان
۴۳ لیترال‌های رشته‌ای
۴۴ لیترال‌های آرایه
۴۵ لیترال‌های ساختاری
۴۶ ۶-۲ انواع داده
۴۶ ۱-۶-۲ انواع داده‌های integer
۴۷ ۲-۶-۲ انواع داده دو حالتی یا چهار حالتی
۴۷ ۳-۶-۲ انواع داده علامت‌دار و بدون علامت
۴۷ ۴-۶-۲ انواع داده real و shortreal
۴۷ ۵-۶-۲ داده‌های چندل
۵۰ ۶-۶-۲ انواع داده رویداد
۵۰ ۷-۶-۲ نوع تعریف شده توسط کاربر
۵۲ ۷-۲ خلاصه و بحث‌های آینده

فصل سوم: توصیف سخت افزار با استفاده از SYSTEM VERILOG ۵۳

۵۳ ۱-۳ مقدمه
۵۴ ۲-۳ چگونه می‌توانیم شروع کنیم؟
۵۵ ۱-۲-۳ اعداد و ثابت‌ها
۵۵ ۲-۲-۳ عملگرها
۵۸ ۳-۳ انواع داده شبکه
۶۰ ۴-۳ بیاید در مورد عناصر ترکیبی فکر کنیم!
۶۰ ۱-۴-۳ تخصیص پیوسته
۶۳ ۲-۴-۳ بلوک رویه‌ای always_comb

- ۶۵..... ۵-۳ بیاید از ALWAYS_COMB برای پیاده سازی مبدل‌های کد استفاده کنیم
- ۶۵..... ۱-۵-۳ تبدیل کد دودویی به gray
- ۶۷..... ۲-۵-۳ مبدل کد gray به دودویی
- ۶۸..... ۶-۳ بیاید درک اولیه از همزمانی داشته باشیم
- ۶۹..... ۷-۳ بلوک رویه ALWAYS_LATCH
- ۷۰..... ۸-۳ بلوک رویه ALWAYS_FF
- ۷۱..... ۹-۳ بیاید از ALWAYS_FF برای پیاده سازی طراحی متوالی استفاده کنیم
- ۷۲..... ۱۰-۳ نمونه‌سازی با استفاده از اتصالات پورت نامگذاری شده (سبک VERILOG)
- ۷۴..... ۱۱-۳ نمونه‌سازی با استفاده از اتصال پورت مختلط
- ۷۴..... ۱۲-۳ خلاصه و بحث‌های آینده

فصل چهارم: SYSTEMVERILOG و پشتیبانی از OOPS..... ۷۷

- ۷۷..... ۱-۴ مقدمه
- ۷۷..... ۲-۴ انواع داده شمارشی
- ۷۹..... ۱-۲-۴ روش‌های تخصصی
- ۸۰..... ۲-۲-۴ روش‌های شمارش
- ۸۰..... ۳-۲-۴ انواع شمارشی در بیان عددی
- ۸۰..... ۴-۲-۴ تحویل خودکار به نوع پایه
- ۸۱..... ۳-۴ ساختارها
- ۸۳..... ۱-۳-۴ ساختار بسته بندی نشده و بسته بندی شده
- ۸۴..... ۴-۴ اتحادها
- ۸۵..... ۵-۴ آرایه‌ها
- ۸۵..... ۱-۵-۴ آرایه استاتیک
- ۸۶..... ۲-۵-۴ آرایه‌های بسته بندی شده تک بعدی
- ۸۶..... ۳-۵-۴ آرایه‌های بسته بندی شده چند بعدی

۸۸.....	۴-۵-۴ آرایه‌های ساختارها و اتحادها
۸۸.....	۵-۵-۴ آرایه‌های بسته بندی شده و بسته بندی نشده و سنتز
۸۹.....	۶-۵-۴ آرایه‌های پویا
۸۹.....	۷-۵-۴ آرایه‌های انجمنی
۹۰.....	۸-۵-۴ صفاها
۹۰.....	۶-۴ خلاصه و بحث‌های آینده

فصل پنجم: مزایای مهم SYSTEMVERILOG ۹۳

۹۳.....	۱-۵ مقدمه
۹۳.....	۲-۵ بلوک رویه‌ای VERILOG
۹۵.....	۳-۵ بلوک‌های رویه‌ای SYSTEMVERILOG
۹۶.....	۱-۳-۵ مدلسازی ترکیبی با استفاده از always_comb
۹۷.....	۲-۳-۵ طراحی‌های مبتنی بر لچ با استفاده از always_latch
۹۸.....	۳-۳-۵ طراحی‌های متوالی با استفاده از always_ff
۹۹.....	۴-۵ برجسب بلوک
۱۰۰.....	۵-۵ برجسب بیانیه
۱۰۰.....	۶-۵ برجسب مدول
۱۰۱.....	۷-۵ مزایای TASK و تابع
۱۰۴.....	۸-۵ تابع VOID
۱۰۴.....	۹-۵ حلقه‌ها
۱۰۵.....	۱-۹-۵ Verilog برای حلقه
۱۰۶.....	۲-۹-۵ System Verilog برای حلقه
۱۰۶.....	۳-۹-۵ مزایای حلقه SystemVerilog
۱۰۷.....	۴-۹-۵ حلقه Verilog while
۱۰۸.....	۵-۹-۵ System Verilog do-while حلقه

۱۰-۵ رهنمودها ۱۰۸

۱۱-۵ خلاصه و بحث‌های آینده ۱۰۹

فصل ششم: طراحی ترکیبی با استفاده از SYSTEMVERILOG ۱۱۱

۱-۶ مقدمه ۱۱۱

۲-۶ نقش بلوک رویه‌ای ALWAYS_COMB ۱۱۲

۳-۶ IF-ELSE تو در تو و اولویت منطقی ۱۱۴

۴-۶ پارامتر و کاربرد آن در طراحی ۱۱۶

۵-۶ عملگر شرطی و استفاده برای استنتاج منطق MUX ۱۱۸

۶-۶ دیکدرها ۱۱۹

۱-۶-۶ دیکدر پارامتری ۱۲۲

۲-۶-۶ دیکدر با استفاده از تابع ۱۲۳

۷-۶ انکودر اولویت دار ۱۲۳

۸-۶ خلاصه و بحث‌های آینده ۱۲۵

فصل هفتم: طراحی ترکیبی با استفاده از SYSTEMVERILOG ۱۲۷

۱-۷ مقدمه ۱۲۷

۲-۷ لچ‌های عمدی با استفاده از ALWAYS_LATCH ۱۲۸

۳-۷ ثبات PIPO با استفاده از ALWAYS_FF ۱۲۹

۴-۷ بیاپید از RESET ناهمزمان استفاده کنیم ۱۳۱

۵-۷ بیاپید از RESET همزمان استفاده کنیم ۱۳۲

۶-۷ شمارنده UP-DOWN ۱۳۳

۷-۷ ثبات شیفت ۱۳۵

۸-۷ شمارنده حلقه ۱۳۶

۹-۷ شمارنده جانسون ۱۳۸

- ۱۰-۷ بیابید RTL را برای واحد حساب کلاک شده پیاده سازی کنیم ۱۳۹
- ۱۱-۷ بیابید RTL را برای واحد منطقی کلاک پیاده سازی کنیم ۱۴۳
- ۱۲-۷ خلاصه و بحث‌های آینده ۱۴۵

فصل هشتم: رهنمودهای طراحی و سنتز RTL ۱۴۷

- ۱-۸ مقدمه ۱۴۷
- ۲-۸ بیانیه NON-FULL CASE ۱۴۹
- ۳-۸ بیانیه FULL CASE ۱۵۱
- ۴-۸ دستورالعمل SYNOPSYS FULL_CASE ۱۵۲
- ۵-۸ UNIQUE CASE ۱۵۲
- ۶-۸ بیانیه CASEZ ۱۵۴
- ۷-۸ THE PRIORITY CASE ۱۵۵
- ۸-۸ بیانیه UNIQUE IF ۱۵۶
- ۹-۸ دیکدر با دستورالعمل SYNOPSYS FULL_CASE ۱۵۷
- ۱۰-۸ بیانیه PRIORITY IF ۱۵۸
- ۱۱-۸ مشکلات سنتز هنگام استفاده از PRIORITY CASE یا SYNOPSYS FULL_CASE ۱۵۹
- ۱۲-۸ کلاک‌های تولید شده ۱۶۰
- ۱۳-۸ کلاک گیت دار ۱۶۱
- ۱۴-۸ مولد کلاک چندگانه ۱۶۲
- ۱۵-۸ کلاک چند فازی ۱۶۳
- ۱۶-۸ بهینه سازی سطح ۱۶۴
- ۱۷-۸ بهبود سرعت ۱۶۸
- ۱۸-۸ بهبود توان و بهینه سازی ۱۷۱
- ۱۹-۸ خلاصه و بحث‌های آینده ۱۷۳

فصل نهم: طراحی RTL و استراتژی برای طراحی‌های پیچیده ۱۷۵

۱-۹ مقدمه ۱۷۵

۲-۹ استراتژی برای طرح‌های پیچیده ۱۷۶

۳-۹ ALU ۱۷۷

۴-۹ BARREL SHIFTER ۱۷۹

۵-۹ حافظه تک پورت و دو پورت ۱۸۱

۱-۵-۹ خواندن ناهمزمان ۱۸۳

۲-۵-۹ خواندن و نوشتن همزمان ۱۸۴

۳-۵-۹ RAM توزیع شده ۱۸۴

۴-۵-۹ BRAM ۱۸۶

۵-۵-۹ رم دو پورت ۱۸۷

۶-۹ BUS ARBITERS و استراتژی‌های طراحی ۱۸۹

۷-۹ دامنه‌های کلاک چندگانه ۱۹۰

۸-۹ طراحی و استراتژی‌های FIFO ۱۹۰

۱-۸-۹ FIFO ۱۹۰

۲-۸-۹ حافظه FIFO ۱۹۲

۳-۸-۹ همگام‌ساز دامنه خواندن به نوشتن ۱۹۳

۴-۸-۹ همگام‌ساز دامنه نوشتن به خواندن ۱۹۴

۵-۸-۹ Write full ۱۹۵

۶-۸-۹ Read empty ۱۹۶

۹-۹ خلاصه و بحث‌های آینده ۱۹۷

فصل دهم: ماشین‌های حالت محدود ۱۹۹

۱-۱۰ مقدمه ۱۹۹

۲۰۰	۲-۱۰ ماشین حالت محدود (FSM)
۲۰۱	۳-۱۰ ماشین MOORE
۲۰۱	۴-۱۰ ماشین MEALY
۲۰۳	۵-۱۰ آشکارساز توالی غیر همپوشانی ماشین MOORE
۲۰۵	۶-۱۰ آشکارساز توالی همپوشانی ماشین MOORE
۲۰۸	۷-۱۰ آشکارساز توالی غیر همپوشانی ماشین MEALY
۲۱۰	۸-۱۰ آشکارساز توالی همپوشانی ماشین MEALY
۲۱۳	۹-۱۰ روش کدگذاری دودویی
۲۱۵	۱۰-۱۰ روش رمزگذاری ONE-HOT
۲۱۶	۱۱-۱۰ ماشین حالت با CASE معکوس
۲۱۹	۱۲-۱۰ کنترلر FSM
۲۲۰	۱۳-۱۰ سنتز مسیر داده و کنترل
۲۲۲	۱۴-۱۰ بهینه سازی FSM
۲۲۳	۱۵-۱۰ خلاصه و بحث‌های آینده

۲۲۵ **فصل یازدهم: پورت‌ها و رابط‌های SYSTEMVERILOG**

۲۲۵	۱-۱۱ مقدمه
۲۲۵	۲-۱۱ اتصالات پورت نام گذاری شده VERILOG
۲۲۷	۳-۱۱ اتصالات پورت ضمنی NAME
۲۲۹	۴-۱۱ اتصالات پورت ضمنی *
۲۳۱	۵-۱۱ ماژول‌های تو در تو
۲۳۲	۶-۱۱ ماژول خارجی
۲۳۳	۷-۱۱ رابطه‌ها
۲۳۳	۱-۷-۱۱ اعلامیه رابط
۲۳۵	۸-۱۱ رابط با استفاده از بسته نام گذاری شده

۲۳۶	۹-۱۱	رابط با استفاده از بسته نرم افزاری عمومی
۲۳۸	۱۰-۱۱	پورت رابط
۲۳۹	۱۱-۱۱	THE MODPORTS
۲۴۰	۱-۱۱-۱۱	نام Modport در اعلامیه ماژول
۲۴۱	۲-۱۱-۱۱	ماژول نمونه و Modport
۲۴۲	۱۲-۱۱	روش‌های رابط
۲۴۳	۱۳-۱۱	رابط مجازی
۲۴۵	۱۴-۱۱	سمافور [۱]
۲۴۵	۱-۱۴-۱۱	new()
۲۴۶	۲-۱۴-۱۱	put()
۲۴۶	۳-۱۴-۱۱	get()
۲۴۷	۴-۱۴-۱۱	try_get()
۲۴۸	۱۵-۱۱	MAILBOXES
۲۴۹	۱۶-۱۱	خلاصه و بحث‌های آینده

فصل دوازدهم: سازه‌های راستی آزمایی

۲۵۱	۱-۱۲	مقدمه
۲۵۲	۲-۱۲	بلوک رویه‌ای INITIAL
۲۵۳	۳-۱۲	مولد کلاک
۲۵۴	۴-۱۲	تولید کلاک با چرخه و وظیفه متغیر
۲۵۶	۵-۱۲	منطق نسل RESET
۲۵۶	۶-۱۲	مکانیسم نظارت بر پاسخ
۲۵۸	۷-۱۲	چگونه پاسخ را حذف کنیم؟
۲۵۹	۸-۱۲	چگونه بردارهای آزمایشی را از فایل اضافه کنیم؟
۲۶۰	۹-۱۲	بیابید TESTBENCH را توصیف کنیم

۱۰-۱۲ خلاصه و بحث‌های آینده ۲۶۳

فصل سیزدهم: تکنیک‌های راستی‌آزمایی و اتوماسیون ۲۶۵

۱-۱۳ مقدمه ۲۶۵

۲-۱۳ زمان‌بندی رویدادهای طبقه‌بندی شده ۲۶۶

۳-۱۳ تاخیر و مدل‌های تاخیر ۲۶۸

۴-۱۳ فرآیندها و موضوعات ۲۷۰

۱-۴-۱۳ رشته fork join ۲۷۰

۲-۴-۱۳ رشته fork join-any ۲۷۲

۳-۴-۱۳ رشته fork join-none ۲۷۴

۵-۱۳ حلقه‌ها و استفاده از آنها در TESTBENCH ها ۲۷۵

۱-۵-۱۳ حلقه forever (بی‌نهایت) ۲۷۵

۲-۵-۱۳ Repeat (تکرار) ۲۷۶

۳-۵-۱۳ حلقه foreach ۲۷۶

۶-۱۳ بلوک‌های کلاک ۲۷۷

۱-۶-۱۳ انحراف ۲۷۸

۲-۶-۱۳ بلوک کلاک با رابط ۲۷۹

۷-۱۳ اتوماسیون و TESTBENCH ۲۸۰

۸-۱۳ خلاصه و بحث‌های آینده ۲۸۳

فصل چهاردهم: ساختارهای راستی‌آزمایی پیشرفته ۲۸۵

۱-۱۴ مقدمه ۲۸۵

۲-۱۴ تصادفی‌سازی ۲۸۵

۳-۱۴ تصادفی‌سازی محدود ۲۸۸

۴-۱۴ راستی‌آزمایی مبتنی بر ادعا ۲۸۸

۲۹۱ PROGRAM ۵-۱۴ بلوک
۲۹۲ ۶-۱۴ مثال راستی آزمایی
۲۹۳ ۱-۶-۱۴ testbench سطح بالا
۲۹۵ ۲-۶-۱۴ توصیف کلاس تراکنش
۲۹۶ ۳-۶-۱۴ توصیف کلاس مولد
۲۹۷ ۴-۶-۱۴ توصیف درایور
۲۹۹ ۵-۶-۱۴ بیابید محیط را داشته باشیم
۳۰۱ ۶-۶-۱۴ بیابید آزمون تصادفی را انجام دهیم
۳۰۲ ۷-۱۴ خلاصه بحث‌های آینده

فصل پانزدهم: بررسی CASE راستی آزمایی ۳۰۳

۳۰۳ ۱-۱۵ مقدمه
۳۰۳ ۲-۱۵ اهداف راستی آزمایی
۳۰۴ ۳-۱۵ طراحی RTL (طرح در دست راستی آزمایی)
۳۰۶ ۱-۳-۱۵ بیابید هدف معامله را داشته باشیم
۳۰۷ ۲-۳-۱۵ بیابید کلاس مولد را توصیف کنیم
۳۰۸ ۳-۳-۱۵ بیابید درایور را داشته باشیم
۳۰۹ ۴-۳-۱۵ بیابید کلاس مانیتور را داشته باشیم
۳۱۰ ۵-۳-۱۵ بیابید کلاس scoreboard را داشته باشیم
۳۱۱ ۶-۳-۱۵ بیابید کلاس محیط را داشته باشیم
۳۱۲ ۷-۳-۱۵ بیابید آزمون را انجام دهیم
۳۱۳ ۸-۳-۱۵ بیابید رابط را داشته باشیم
۳۱۳ ۴-۱۵ آینده طراحی و راستی آزمایی

پیوست‌ها ۳۱۵

۳۱۵	پیوست اول
۳۱۶	پیوست دوم
۳۱۹	پیوست سوم
۳۲۳	پیوست چهارم: کلمات مخفف

مقدمه

در طول دو دهه گذشته، پیچیدگی طراحی به طور تصاعدی افزایش یافته است و برای داشتن SOCها و محصولات بدون اشکال، تلاش بیشتری در زمینه راستی آزمایی لازم است. برنامه ریزی راستی آزمایی که یک تعریف معماری راستی آزمایی است به ما امکان می دهد محصولات بدون اشکال و طرح های SOC را راه اندازی کنیم. هدف تیم راستی آزمایی، یافتن اشکالات عملکردی در مراحل اولیه طراحی است.

با افزایش نمایی پیچیدگی طراحی، تعداد بیشتری از اعضای تیم برای انجام کار در حوزه راستی آزمایی RTL و حتی در راستی آزمایی فیزیکی مورد نیاز هستند. این سناریو از سال ۲۰۰۵ تغییر کرده است زیرا به ساعات کار بیشتر در سطوح راستی آزمایی نیاز است. هدف راستی آزمایی پوشش محور و مبتنی بر ادعا است.

بسیاری از ما در طول دهه گذشته از Verilog-1995، Verilog-2001 و Verilog-2005 استفاده می کردیم، اما مشکل واقعی عدم وجود ویژگی های برنامه نویسی شی گرا بود. به همین دلیل، راستی آزمایی فرآیندی زمان بر بود. زبان های جدید در طی سال های ۱۹۹۵ تا ۲۰۰۵ برای رفع نیاز به راستی آزمایی ASIC و SOC تکامل یافتند. سیستم C با TLM برای راستی آزمایی سیستم و SystemVerilog که ابرمجموعه Verilog برای راستی آزمایی قوی ASIC و SOCها از اهداف اولیه این زبان ها است.

از سال ۲۰۰۵، به روز رسانی های زیادی برای SystemVerilog منتشر شده است و نسخه پایدار فعلی IEEE 1800-2017 است. SystemVerilog از الگوی شی گرا C و ++C استفاده می کند و به طور گسترده برای طراحی و راستی آزمایی ASIC و SOC استفاده می شود. به عبارت ساده، می توان گفت که این زبان برای مهندسان طراح و برای مهندسين راستی آزمایی، هدف را برآورده می کند، بنابراین زبان توصیف و راستی آزمایی سخت افزار است.

هدف اصلی این کتاب تشویق مهندسان و متخصصان به استفاده از SystemVerilog برای توصیف سخت افزاری است. خواه طراحی مبتنی بر ASIC یا FPGA باشد، این زبان می‌تواند برای توصیف RTL با استفاده از ساختارهای قابل سنتز توانمند و برای راستی‌آزمایی با استفاده از ساختارهای غیرقابل سنتز استفاده شود.

با در نظر گرفتن تمام سناریوهای فوق، کتاب در ۱۵ فصل سازماندهی شده است و مبانی SystemVerilog و توصیف سخت افزاری و راستی‌آزمایی با استفاده از SystemVerilog را پوشش می‌دهد. این کتاب از تعاریف نحوی SystemVerilog از راهنمای مرجع زبان (LRM) و شماتیک RTL با استفاده از ابزار Xilinx Vivado EDA استفاده می‌کند. خوانندگان می‌توانند برای اطلاعات بیشتر در مورد خانواده‌ها و ابزارها و مجوزهای FPGA به www.xilinx.com مراجعه کنند!

فصل ۱: مقدمه: اصول جریان طراحی ASIC، راستی‌آزمایی و استراتژی‌های راستی‌آزمایی را پوشش می‌دهد. این فصل حتی برای درک سبک‌های طراحی Verilog-2001، Verilog-SystemVerilog و اصول اولیه SystemVerilog مفید است.

فصل ۲: مقادیر لیترال SystemVerilog و انواع داده: لیترال‌های SystemVerilog، انواع داده، گیت‌های از پیش تعریف شده و سبک مدل‌سازی ساختاری را پوشش می‌دهد. حتی این فصل برای درک انواع داده رشته‌ای و روش‌های ویژه رشته مفید است.

فصل ۳: توصیف سخت افزار با استفاده از SystemVerilog: هدف این فصل آشنایی با عملگرها، انواع داده و ساختارهای اولیه SystemVerilog است. حتی این فصل بر روی بلوک‌های رویه‌ای همزمان و رویه‌ای که در سراسر کتاب برای مدل‌سازی طرح‌های ترکیبی و ترتیبی استفاده می‌شوند، تمرکز دارد.

فصل ۴: SystemVerilog و پشتیبانی OOPS: این فصل در مورد انواع داده، کلاس، ساختار، اتحادها و آرایه‌ها و استفاده از آنها در طول طراحی و راستی‌آزمایی بحث می‌کند.

فصل ۵: پیشرفت‌های مهم SystemVerilog: استاندارد فعلی نسخه پایدار SystemVerilog IEEE 1800-2017 است. در این زمینه، این فصل در مورد ساختارهای مهم SystemVerilog و سایر پیشرفت‌های مهم SystemVerilog بحث می‌کند. این فصل

برای درک حلقه ها، توابع، وظایف، برچسب هایی که در سراسر این کتاب استفاده می شود مفید است!

فصل ۶: طراحی ترکیبی با استفاده از SystemVerilog: ساختارهای قابل سنتز و توصیف سخت افزار برای بلوک های طراحی ترکیبی مهم مانند مالتی پلکسرها، دی مالتی پلکسرها، دیکدرها، انکودرها و انکودرهای اولویت دار را پوشش می دهد. این فصل برای درک بلوک رویه ای `always_comb`، پارامترها، تخصیص شرطی و همزمان در حین مدل سازی برای طراحی ترکیبی مفید است.

فصل ۷: طراحی متوالی با استفاده از SystemVerilog: بلوک های رویه ای مانند `always_latch` و `always_ff` و استفاده از آن ها برای توصیف سخت افزار عناصر طراحی متوالی مانند لچ ها، فلیپ فلاپ ها، شمارنده ها و ثبات های شیفت، محاسبه کلاک شده و واحدهای منطقی را پوشش می دهد. این فصل حتی در مورد استفاده از ساختارهای کارا و مفهوم `reset` همزمان و ناهمزمان بحث می کند.

فصل ۸: دستورالعمل های طراحی و سنتز RTL: دستورالعمل های سنتز و بهینه سازی را با استفاده از ساختارهای قابل سنتز SystemVerilog پوشش می دهد. این فصل `full-case`، `case`، `case` موازی و `if-else` تودرتو را با سوئیچ های منحصر به فرد و اولویت دار و استفاده از آنها پوشش می دهد. حتی این فصل برای درک توصیف سخت افزاری برای بهینه سازی سطح و بهبود سرعت و توان برای طراحی مفید است.

فصل ۹: طراحی RTL و استراتژی های طراحی های پیچیده: استفاده از ساختارهای SystemVerilog برای توصیف طرح های پیچیده مانند `ALU`، `barrel shifters`، `arbiter`، حافظه هایی مانند `RAM` تک پورت و دو پورت، `FIFO` و نتیجه سنتز آن ها را پوشش می دهد.

فصل ۱۰: ماشین های حالت محدود: طراحی `FSM`، `moore` و `mealy` را پوشش می دهد. آشکار سازهای توالی، دو و سه بلوک `FSM` بلوک `always`، طراحی کنترل کننده، مسیر داده و سنتز مسیر کنترل را مسدود می کنند. حتی این فصل برای درک تکنیک های بهینه سازی `FSM` مفید است.

فصل ۱۱: پورت‌ها و رابط‌های SystemVerilog: SystemVerilog انواع مختلفی از اتصالات پورت، رابط‌ها و modport را اضافه می‌کند. اینها سازه‌های توانمندی هستند که در طول طراحی و راستی آزمایی استفاده می‌شوند. در این سناریو، این فصل در مورد نمونه سازی ماژول، رابط‌ها، modport، سمافور و mailbox بحث می‌کند.

فصل ۱۲: ساختارهای راستی آزمایی: ساختارهای غیرقابل سنتز SystemVerilog مانند بلوک رویه‌ای initial کلاک، منطق تولید reset، testcase، بردارهای تست و اصول راستی آزمایی و testbench را پوشش می‌دهد. این فصل برای درک مولدهای محرک، بررسی کننده پاسخ و testbench با استفاده از SystemVerilog مفید است.

فصل ۱۳: تکنیک‌های راستی آزمایی و اتوماسیون: برنامه زمان‌بندی رویداد طبقه‌بندی شده SystemVerilog، تأخیرها، راستی آزمایی رویدادها و چرخه‌ها و اتوماسیون در طول راستی آزمایی را پوشش می‌دهد. این فصل برای درک testbench خودکار و نقش بلوک‌های کلاک مفید است.

فصل ۱۴: ساختارهای راستی آزمایی پیشرفته: تکنیک‌های راستی آزمایی پیشرفته، تصادفی سازی، تصادفی سازی محدود با راستی آزمایی مبتنی بر ادعا در این فصل مورد بحث قرار می‌گیرد. حتی این فصل مطالعه case راستی آزمایی را برای مدل حافظه ساده با استفاده از اجزای مختلف testbench را پوشش می‌دهد.

فصل ۱۵: مطالعه case راستی آزمایی: این فصل در مورد مطالعه case با استفاده از اجزای testbench مانند DUV، رابط، مولد، درایور، مانیتور و scoreboard بحث می‌کند.

این کتاب برای درک توصیف سخت افزار با استفاده از SystemVerilog و اصول راستی آزمایی با استفاده از SystemVerilog مفید است. از خوانندگان درخواست می‌شود که با تحولات و پیشرفت‌های جدید در زمینه طراحی و راستی آزمایی همگام باشند تا فرصت‌های شغلی بهتری را بدست آورند.

SystemVerilog for Hardware Description

RTL Design and Verification

© Springer Nature Singapore. 2020

Author: Vaibbhav Taraate

Translator: Ali Mansoor

در طول دو دهه گذشته، پیچیدگی طراحی به طور تصاعدی افزایش یافته است، بطوری که برای داشتن SOCها و محصولات بدون اشکال، تلاش بیشتری در زمینه راستی آزمایی لازم است. برنامه‌ریزی راستی‌آزمایی یا به بیانی دیگر، معماری راستی‌آزمایی امکان برپاسازی محصولات بدون اشکال و طرح‌های SOC را فراهم می‌نماید. هدف تیم راستی‌آزمایی، یافتن اشکالات عملکردی در مراحل اولیه طراحی است.

با افزایش نمایی پیچیدگی طراحی، تعداد اعضای بیشتری در تیم مربوط به راستی‌آزمایی RTL و حتی تیم مربوط به راستی‌آزمایی فیزیکی مورد نیاز هستند. این سناریو از سال ۲۰۰۵ همراه با افزایش تعداد نفر ساعت مورد نیاز در سطوح راستی‌آزمایی تغییر کرده است. هدف، راستی‌آزمایی پوشش محور و مبتنی بر ادعا است.

هدف اصلی این کتاب تشویق مهندسان و متخصصان به استفاده از SystemVerilog برای توصیف سخت افزاری است. خواه طراحی مبتنی بر ASIC یا FPGA باشد، این زبان می‌تواند برای توصیف RTL با استفاده از ساختارهای قابل سنتز توانمند و برای راستی‌آزمایی با استفاده از ساختارهای غیرقابل سنتز استفاده شود.

